Design Optimization of Charge Preamplifiers With CMOS Processes in the 100 nm Gate Length Regime
Articolo
Data di Pubblicazione:
2009
Tipologia CRIS:
1.1 Articolo in rivista
Keywords:
low-noise design; gate current noise; nanoscale CMOS
Elenco autori:
Ratti, Lodovico; Manghisoni, M.; Re, V.; Traversi, G.
Link alla scheda completa:
Pubblicato in: