ID:
504440
Durata (ore):
56
CFU:
6
SSD:
ELETTRONICA
Anno:
2024
Dati Generali
Periodo di attività
Secondo Semestre (03/03/2025 - 13/06/2025)
Syllabus
Obiettivi Formativi
L'obiettivo fondamentale del corso è fornire agli allievi le conoscenze di base della progettazione circuitale di logica combinatoria e sequenziale in tecnologia CMOS e i principi di funzionamento delle memorie a semiconduttore. Al termine del corso, lo studente dovrà essere in grado di progettare e analizzare i blocchi circuitali digitali fondamentali e le soluzioni architetturali di base in tecnologia CMOS, nonché di valutarne le prestazioni ed eseguire il confronto tra differenti alternative. Il corso è pensato per studenti che intendono avviare la propria carriera professionale nei settori della progettazione e dell'applicazione di circuiti integrati digitali e misti analogico-digitali in tecnologia CMOS.
Prerequisiti
Reti logiche, basi di elettrotecnica (in particolare, reti elettriche), elettronica, basi di elettronica digitale, basi di porte logiche CMOS, basi di tecnologie dei circuiti integrati e basi di analisi matematica.
Metodi didattici
Lezioni (ore/anno in aula): 43
Attività pratiche e seminari (ore/anno in aula e aula computer): 12
Le lezioni frontali saranno somministrate mediante l'uso della lavagna e/o la proiezione di trasparenze. Le lezioni teoriche saranno accompagnate da esercitazioni in laboratorio computer, durante le quali gli allievi potranno avvalersi del simulatore circuitale per l’analisi di blocchi digitali elementari. Possono essere tenuti anche seminari su argomenti specifici.
In caso di necessità, come previsto dal regolamento, le trasparenze possono essere condivise ed il ricevimento è flessibile e concordato per e-mail.
Attività pratiche e seminari (ore/anno in aula e aula computer): 12
Le lezioni frontali saranno somministrate mediante l'uso della lavagna e/o la proiezione di trasparenze. Le lezioni teoriche saranno accompagnate da esercitazioni in laboratorio computer, durante le quali gli allievi potranno avvalersi del simulatore circuitale per l’analisi di blocchi digitali elementari. Possono essere tenuti anche seminari su argomenti specifici.
In caso di necessità, come previsto dal regolamento, le trasparenze possono essere condivise ed il ricevimento è flessibile e concordato per e-mail.
Verifica Apprendimento
L’esame consisterà in una prova scritta (esercizi su reti sequenziali ed una domanda aperta di teoria) e in una prova orale (relazione di esperienza di laboratorio e teoria sulle reti combinatorie), il cui scopo sarà accertare le competenze acquisite dallo studente sia a livello di comprensione dei contenuti illustrati durante il corso, sia a livello di capacità di progettare e/o analizzare semplici circuiti digitali.
La durata prevista della prova scritta è di 2 ore, e per il suo svolgimento sarà consentito l'utilizzo di testi, appunti e calcolatrici.
Peso relativo delle due prove per il voto finale: prova scritta 1/2, prova orale 1/2.
L'ordine temporale di prova scritta ed orale può essere invertito a discrezione dello studente. Per la prova scritta è obbligatoria la prenotazione su S3. Per l'orale si prenota via mail (ci si può iscrivere in aggiunta su S3 indicando tuttavia in una nota che si tratta della prova orale)
La durata prevista della prova scritta è di 2 ore, e per il suo svolgimento sarà consentito l'utilizzo di testi, appunti e calcolatrici.
Peso relativo delle due prove per il voto finale: prova scritta 1/2, prova orale 1/2.
L'ordine temporale di prova scritta ed orale può essere invertito a discrezione dello studente. Per la prova scritta è obbligatoria la prenotazione su S3. Per l'orale si prenota via mail (ci si può iscrivere in aggiunta su S3 indicando tuttavia in una nota che si tratta della prova orale)
Testi
N. H. E. Weste, D. M. Harris. CMOS VLSI Design. A Circuits and Systems Perspective. 4th edition. Addison-Wesley, Boston, MA, USA, 2001.
N. H. E. Weste, K. Eshraghian . Principles of CMOS VLSI Design. A System Perspective. 2nd edition. Addison-Wesley Publishing Company, Reading, MA, USA, 1994.
J. M. Rabaey, A. Chandrakasan, B. Nikolic. Digital Integrated Circuits: A Design Perspective. 2nd Edition. Pearson Education, Inc. (Prentice Hall), Upper Saddle River, NJ, USA, 2003. È disponibile la traduzione in italiano: Circuiti Integrati Digitali - L'ottica del progettista (a cura di A. Cester e A. Gerosa), Pearson Education Italia S.r.l., Milano, 2005.
S.-M. Kang, Y. Leblebici. CMOS Digital Integrated Circuits: Analysis and Design. The McGraw-Hill Companies, Inc., New York, NY, USA, 1996. Per approfondimenti sulla progettazione circuitale.
Durante il corso, verranno anche distribuite note e trasparenze da parte dei docenti
N. H. E. Weste, K. Eshraghian . Principles of CMOS VLSI Design. A System Perspective. 2nd edition. Addison-Wesley Publishing Company, Reading, MA, USA, 1994.
J. M. Rabaey, A. Chandrakasan, B. Nikolic. Digital Integrated Circuits: A Design Perspective. 2nd Edition. Pearson Education, Inc. (Prentice Hall), Upper Saddle River, NJ, USA, 2003. È disponibile la traduzione in italiano: Circuiti Integrati Digitali - L'ottica del progettista (a cura di A. Cester e A. Gerosa), Pearson Education Italia S.r.l., Milano, 2005.
S.-M. Kang, Y. Leblebici. CMOS Digital Integrated Circuits: Analysis and Design. The McGraw-Hill Companies, Inc., New York, NY, USA, 1996. Per approfondimenti sulla progettazione circuitale.
Durante il corso, verranno anche distribuite note e trasparenze da parte dei docenti
Contenuti
Porte logiche in tecnologia CMOS
Richiami sul transistore MOS. Richiami sugli invertitori a rapporto e non a rapporto, sull'invertitore in tecnologia CMOS e sulle porte logiche combinatorie CMOS. Dimensionamento delle porte. Calcolo del tempo di salita, del tempo di discesa e dei ritardi di propagazione dell'invertitore e delle porte logiche CMOS.
Valutazione delle prestazioni dei circuiti digitali in tecnologia CMOS
Stima dei parametri elettrici parassiti (resistenze, capacità, induttanze). Effetti RC distribuiti delle linee di collegamento. Oscillatore ad anello. Porta di trasmissione in tecnologia CMOS. Analisi delle prestazioni in velocità delle porte logiche CMOS. Stadio di adattamento per il pilotaggio di carichi capacitivi pesanti. Margini di progetto. Valutazione del consumo di potenza di un circuito integrato digitale e accorgimenti per la sua riduzione. Dimensionamento delle interconnessioni. Logica a interruttori. Shrinking e scaling down tecnologico.
Progettazione in tecnologia CMOS
Strategia di progettazione in logica combinatoria. Logica CMOS dinamica; logica a precarica; logica Domino; logica clocked CMOS. Sistemi sequenziali con clock. Richiami agli elementi base di memoria statica (latch, flip-flop). Temporizzazioni a fase singola e a due fasi. Elementi di memoria dinamica. Sistemi digitali sincroni. Architettura pipeline. Distribuzione del clock in un circuito integrato digitale. Skew del clock in sistemi sincroni. Considerazioni sull'ottimizzazione del consumo di potenza nella progettazione di circuiti digitali CMOS.
Memorie a semiconduttore
Introduzione alle memorie a semiconduttore. Tipi di memoria. Organizzazione di una memoria. Circuiti di indirizzamento di riga e di colonna. Cenni alle memorie volatili (RAM statica, RAM dinamica): celle elementari; scrittura; lettura. Memoria indirizzabile per contenuto (CAM). Memorie non volatili: ROM; memoria Flash; cenno alle memorie non volatili emergenti: memoria a cambiamento di fase. Elevatori di tensione integrati a pompa di carica: principio di funzionamento; schemi di base.
Richiami sul transistore MOS. Richiami sugli invertitori a rapporto e non a rapporto, sull'invertitore in tecnologia CMOS e sulle porte logiche combinatorie CMOS. Dimensionamento delle porte. Calcolo del tempo di salita, del tempo di discesa e dei ritardi di propagazione dell'invertitore e delle porte logiche CMOS.
Valutazione delle prestazioni dei circuiti digitali in tecnologia CMOS
Stima dei parametri elettrici parassiti (resistenze, capacità, induttanze). Effetti RC distribuiti delle linee di collegamento. Oscillatore ad anello. Porta di trasmissione in tecnologia CMOS. Analisi delle prestazioni in velocità delle porte logiche CMOS. Stadio di adattamento per il pilotaggio di carichi capacitivi pesanti. Margini di progetto. Valutazione del consumo di potenza di un circuito integrato digitale e accorgimenti per la sua riduzione. Dimensionamento delle interconnessioni. Logica a interruttori. Shrinking e scaling down tecnologico.
Progettazione in tecnologia CMOS
Strategia di progettazione in logica combinatoria. Logica CMOS dinamica; logica a precarica; logica Domino; logica clocked CMOS. Sistemi sequenziali con clock. Richiami agli elementi base di memoria statica (latch, flip-flop). Temporizzazioni a fase singola e a due fasi. Elementi di memoria dinamica. Sistemi digitali sincroni. Architettura pipeline. Distribuzione del clock in un circuito integrato digitale. Skew del clock in sistemi sincroni. Considerazioni sull'ottimizzazione del consumo di potenza nella progettazione di circuiti digitali CMOS.
Memorie a semiconduttore
Introduzione alle memorie a semiconduttore. Tipi di memoria. Organizzazione di una memoria. Circuiti di indirizzamento di riga e di colonna. Cenni alle memorie volatili (RAM statica, RAM dinamica): celle elementari; scrittura; lettura. Memoria indirizzabile per contenuto (CAM). Memorie non volatili: ROM; memoria Flash; cenno alle memorie non volatili emergenti: memoria a cambiamento di fase. Elevatori di tensione integrati a pompa di carica: principio di funzionamento; schemi di base.
Lingua Insegnamento
Inglese
Corsi
Corsi
ELECTRONIC ENGINEERING
Laurea Magistrale
2 anni
No Results Found
Persone
Persone (2)
Docente
No Results Found